Fabrication of Si single-electron transistors having double SiO2 barriers
Applied Physics Letters 80 巻 24 号
4617-4619 頁
2002-06-17 発行
アクセス数 : 933 件
ダウンロード数 : 222 件
今月のアクセス数 : 5 件
今月のダウンロード数 : 3 件
この文献の参照には次のURLをご利用ください : https://ir.lib.hiroshima-u.ac.jp/00018590
| ファイル情報(添付) | |
| タイトル ( eng ) |
Fabrication of Si single-electron transistors having double SiO2 barriers
|
| 作成者 |
Ito Yuhei
Hatano Tsuyoshi
|
| 収録物名 |
Applied Physics Letters
|
| 巻 | 80 |
| 号 | 24 |
| 開始ページ | 4617 |
| 終了ページ | 4619 |
| 抄録 |
We fabricated Si single-electron transistors (SETs) having double SiO2 barriers and a polycrystalline Si (poly-Si) dot. The fabrication method of this device is completely compatible with the complementary metal–oxide–semiconductor technology, and the position of the poly-Si dot is self-aligned between the source and drain regions. The device exhibits drain current (Id) oscillation against gate voltage. From the dot size dependence of the electrical characteristics, the Id oscillation is considered to be due to the Coulomb blockade effect caused by poly-Si grains in the poly-Si dot. The self-alignment of the poly-Si dot in the fabrication process also means that the SET is promising for practical use.
|
| 言語 |
英語
|
| 資源タイプ | 学術雑誌論文 |
| 出版者 |
American Institute of Physics
|
| 発行日 | 2002-06-17 |
| 権利情報 |
Copyright (c) 2002 American Institute of Physics.
|
| 出版タイプ | Version of Record（出版社版。早期公開を含む） |
| アクセス権 | オープンアクセス |
| 収録物識別子 |
[ISSN] 0003-6951
[DOI] 10.1063/1.1485306
[NCID] AA00543431
[DOI] http://dx.doi.org/10.1063/1.1485306
|
