Atomic-layer-deposited silicon-nitride/SiO2 stacked gate dielectrics for highly reliable p-metal–oxide–semiconductor field-effect transistors
この文献の参照には次のURLをご利用ください : https://ir.lib.hiroshima-u.ac.jp/00018596
ID | 18596 |
本文ファイル | |
著者 |
Yoshimoto, Takashi
Kidera, Toshiro
Obata, Katsunori
Sunami, Hideo
Hirose, Masataka
|
抄録(英) | An extremely thin (~0.4 nm) silicon-nitride layer has been deposited on thermally grown SiO2 by an atomic-layer-deposition (ALD) technique. The boron penetration through the stacked gate dielectrics has dramatically been suppressed, and the reliability has been significantly improved, as confirmed by capacitance–voltage, gate-current–gate-voltage, and time-dependent dielectricbreakdown characteristics. The ALD technique allows us to fabricate an extremely thin, very uniform silicon-nitride layer with atomic-scale control.
|
掲載誌名 |
Applied Physics Letters
|
巻 | 77巻
|
号 | 18号
|
開始ページ | 2855
|
終了ページ | 2857
|
出版年月日 | 2000-10-30
|
出版者 | American Institute of Physics
|
ISSN | 0003-6951
|
NCID | |
出版者DOI | |
言語 |
英語
|
NII資源タイプ |
学術雑誌論文
|
広大資料タイプ |
学術雑誌論文
|
DCMIタイプ | text
|
フォーマット | application/pdf
|
著者版フラグ | publisher
|
権利情報 | Copyright (c) 2000 American Institute of Physics.
|
関連情報URL | |
部局名 |
ナノデバイス・システム研究センター
|