このエントリーをはてなブックマークに追加
ID 18588
本文ファイル
著者
Khosru, Quazi Deen Mohd
Yoshimoto, Takashi
Kidera, Toshirou
抄録(英)
Extremely thin (equivalent oxide thickness, Teq = 1.2 nm) silicon-nitride high-k (er = 7.2) gate dielectrics have been formed at low temperatures (<550 °C) by an atomic-layer-deposition (ALD) technique with subsequent NH3 annealing at 550 °C. A remarkable reduction in leakage current, especially in the low dielectric voltage region, which will be the operating voltage for future technologies, has made it a highly potential gate dielectric for future ultralarge-scale integrated devices. Suppressed soft breakdown events are observed in ramped voltage stressing. This suppression is thought to be due to a strengthened structure of Si–N bonds and the smoothness and uniformity at the poly-Si/ALD-silicon-nitride interface.
掲載誌名
Applied Physics Letters
80巻
7号
開始ページ
1252
終了ページ
1254
出版年月日
2002-02-18
出版者
American Institute of Physics
ISSN
0003-6951
NCID
出版者DOI
言語
英語
NII資源タイプ
学術雑誌論文
広大資料タイプ
学術雑誌論文
DCMIタイプ
text
フォーマット
application/pdf
著者版フラグ
publisher
権利情報
Copyright (c) 2002 American Institute of Physics.
関連情報URL
部局名
ナノデバイス・システム研究センター