このエントリーをはてなブックマークに追加
ID 40240
本文ファイル
Thumnail o4266_3.pdf 4.69 MB
Thumnail o4266_1.pdf 259 KB
Thumnail o4266_2.pdf 227 KB
別タイトル
Poly-Si/TiN金属ゲートトランジスタの閾値電圧の温度依存性
著者
西田 征男
NDC
電気工学
言語
英語
NII資源タイプ
学位論文
広大資料タイプ
学位論文
DCMIタイプ
text
フォーマット
application/pdf
著者版フラグ
ETD
関連情報(references)
・Y. Nishida, K. Eikyu, A. Shimizu, T. Yamashita, H. Oda, Y. Inoue, and K. Shibahara; Temperature Coefficient of Threshold Voltage in High-k Metal Gate Transistors with Various TiN and Capping Layer Thicknesses; Japanese Journal of Applied Physics 49 (2010) 04DC03, pp.04DC03-1-5. (doi: 10.1143/JJAP.49.04DC03)
・Y. Nishida and S. Yokoyama; Mechanisms of Temperature Dependence of Threshold Voltage in High-k/Metal Gate Transistors with Different TiN Thicknesses; International Journal of Electronics, 103(4) 629-647 (2016). (doi: 10.1080/00207217.2015.1036809)
・Y. Nishida, T. Yamashita, S. Yamanari, M. Higashi, K. Shiga, N. Murata, M. Mizutani, M. Inoue, S. Sakashita, K. Mori, J. Yugami, T. Hayashi, A. Shimizu, H. Oda, T. Eimori, and O. Tsuchiya; Performance Enhancement in 45-nm Ni Fully-Silicided Gate/High-k CMIS using Substrate Ion Implantation; Digest of 2006 Symposium on VLSI (2006) pp.172-173. (doi: 10.1109/VLSIT.2006.1705272)
・Y. Nishida, T. Kawahara, S. Sakashita, M. Mizutani, S. Yamanari, M. Higashi, N. Murata, M. Inoue, J. Yugami, S. Endo, T. Hayashi, T. Yamashita, H. Oda, and Y. Inoue; Advanced Poly-Si NMIS and Poly-Si/TiN PMIS Hybrid-Gate High-k CMIS using PVD/CVD-Stacked TiN and Local Strain Technique; Digest of 2007 Symposium on VLSI (2007) pp. 214-215. (doi: 10.1109/VLSIT.2007.4339697)
関連情報URL(references)
http://doi.org/10.1143/JJAP.49.04DC03
http://doi.org/10.1080/00207217.2015.1036809
http://doi.org/10.1109/VLSIT.2006.1705272
http://doi.org/10.1109/VLSIT.2007.4339697
学位記番号
乙第4266号
授与大学
広島大学(Hiroshima University)
学位名
博士(工学)
学位名の英名
Doctor of Engineering
学位の種類の英名
doctoral
学位授与年月日
2015-09-04
部局名
先端物質科学研究科